Revision history [back]

两种可能： 1）fpga坏了。我们所有客户里面，统计数据是确认fpga坏的概率是1%-2%左右。即：经过长期大量使用后，100块fpga里面有1-2块部分逻辑损坏。 fpga出厂皆经过严格的测试，不会有问题。出问题基本是从外部IO进去的过压过流引起，少数是实验室电源问题引起。
2）不同fpga的timing不一样，处于边缘timing的bit文件会在不同fpga之间表现不一样。
这种情况更常见，所以在出现某一个bit文件不同板表现不一样的情况时，不要慌张。长时间多个不同timing的bit文件，都表现出某个fpga出问题，才怀疑fpga问题。

xilinx可否提供测试？
xilinx不提供售后测试。我们有fpga测试bit文件可覆盖部分逻辑测试。需要请联系我们工程师。

测试确认损害怎么办？
可以通过xilinx prohibit语句让pr工具不使用这一块。

两种可能： 两种可能：
1）fpga坏了。我们所有客户里面，统计数据是确认fpga坏的概率是1%-2%左右。即：经过长期大量使用后，100块fpga里面有1-2块部分逻辑损坏。 fpga出厂皆经过严格的测试，不会有问题。出问题基本是从外部IO进去的过压过流引起，少数是实验室电源问题引起。
2）不同fpga的timing不一样，处于边缘timing的bit文件会在不同fpga之间表现不一样。
这种情况更常见，所以在出现某一个bit文件不同板表现不一样的情况时，不要慌张。长时间多个不同timing的bit文件，都表现出某个fpga出问题，才怀疑fpga问题。

xilinx可否提供测试？
xilinx不提供售后测试。我们有fpga测试bit文件可覆盖部分逻辑测试。需要请联系我们工程师。

测试确认损害怎么办？
可以通过xilinx prohibit语句让pr工具不使用这一块。

两种可能：
1）fpga坏了。我们所有客户里面，统计数据是确认fpga坏的概率是1%-2%左右。即：经过长期大量使用后，100块fpga里面有1-2块部分逻辑损坏。 fpga出厂皆经过严格的测试，不会有问题。出问题基本是从外部IO进去的过压过流引起，少数是实验室电源问题引起。
2）不同fpga的timing不一样，处于边缘timing的bit文件会在不同fpga之间表现不一样。 2）不同fpga的timing不一样，处于边缘timing的bit文件会在不同fpga之间表现不一样（同等级速度fpga差异在10%以内；10%以上xilinx会标为不同等级速度fpga，比如-2和-1）。
这种情况更常见，所以在出现某一个bit文件不同板表现不一样的情况时，不要慌张。长时间多个不同timing的bit文件，都表现出某个fpga出问题，才怀疑fpga问题。

xilinx可否提供测试？
xilinx不提供售后测试。我们有fpga测试bit文件可覆盖部分逻辑测试。需要请联系我们工程师。

测试确认损害怎么办？
可以通过xilinx prohibit语句让pr工具不使用这一块。

两种可能：
1）fpga坏了。我们所有客户里面，统计数据是确认fpga坏的概率是1%-2%左右。即：经过长期大量使用后，100块fpga里面有1-2块部分逻辑损坏。 fpga出厂皆经过严格的测试，不会有问题。出问题基本是从外部IO进去的过压过流引起，少数是实验室电源问题引起。
2）不同fpga的timing不一样，处于边缘timing的bit文件会在不同fpga之间表现不一样（同等级速度fpga差异在10%以内；10%以上xilinx会标为不同等级速度fpga，比如-2和-1）。
这种情况更常见，所以在出现某一个bit文件不同板表现不一样的情况时，不要慌张。长时间多个不同timing的bit文件，都表现出某个fpga出问题，才怀疑fpga问题。
3）还有个可能是时钟Diffterm 参数没有加。结果是在不同板上、或者同一板上不同bit、或者是同板同bit不同频率下，工作不一样。归根结底这是个模拟问题，正确的做法不是探索其模拟电路参数极限，而是正确设置Diffterm 使其工作在稳定状态。

xilinx可否提供测试？
xilinx不提供售后测试。我们有fpga测试bit文件可覆盖部分逻辑测试。需要请联系我们工程师。

测试确认损害怎么办？
可以通过xilinx prohibit语句让pr工具不使用这一块。