Revision history [back]

1. 我们有一块LVDS转MIPI信号的转接板；FPGA可以处理lvds信号(如果MIPI的PHY在FPGA里面实现)；
2. 如果不选1方案，IP供应商一般会提供PHY test chip子板；上一个我们听说到的案例是verisilicon的IP他们提供PHY test chip子板（据说由于FPGA IO速度限制需要降频使用）；

1. 我们有一块LVDS转MIPI信号的转接板；FPGA可以处理lvds信号(如果MIPI的PHY在FPGA里面实现)；我们有一块LVDS转MIPI信号的转接板；FPGA可以处理lvds信号(如果MIPI的PHY core在FPGA里面实现)；
2. 如果不选1方案，IP供应商一般会提供PHY test chip子板；上一个我们听说到的案例是verisilicon的IP他们提供PHY chip子板；
   2.1 2018.6我们见到的案例是verisilicon的IP他们提供PHY test chip子板（据说由于FPGA IO速度限制需要降频使用）；IO速度限制需要降频使用）；
   2.2 2017.x 某客户用ldvs代替mipi，不在fpga板验mipi了
   2.3 2016.x 我们见到某客户用X公司的MIPI test chip做成的子板；
   2.4 2014.9我们看到的一个案例是使用Cadence（收购的Cosmic）PHY test chip做FPGA验证；

1. 我们有一块LVDS转MIPI信号的转接板；FPGA可以处理lvds信号(如果MIPI的PHY core在FPGA里面实现)；我们有一块LVDS转MIPI信号的转接板；FPGA可以处理lvds信号， MIPI的PHY core在FPGA里面实现；（上一个成功案例是2018.4看到的）
2. 如果不选1方案，IP供应商一般会提供PHY test chip子板；
   2.1 2018.6我们见到的案例是verisilicon的IP他们提供PHY test chip子板（据说由于FPGA IO速度限制需要降频使用）；
   2.2 2017.x 某客户用ldvs代替mipi，不在fpga板验mipi了
   2.3 2016.x 我们见到某客户用X公司的MIPI test chip做成的子板；
   2.4 2014.9我们看到的一个案例是使用Cadence（收购的Cosmic）PHY test chip做FPGA验证；

背景：
1）Ultrascale系列是仅支持MIPI SLVS的接收。Virtex 7系列其IO不支持MIPI。
2）Ultrascale+系列IO支持MIPI收发

1. 我们有一块LVDS转MIPI信号的转接板；FPGA可以处理lvds信号， MIPI的PHY core在FPGA里面实现；（上一个成功案例是2018.4看到的）

2. 如果不选1方案，IP供应商一般会提供PHY test chip子板；
   2.1 2018.6我们见到的案例是verisilicon的IP他们提供PHY test chip子板（据说由于FPGA IO速度限制需要降频使用）；
   2.2 2017.x 某客户用ldvs代替mipi，不在fpga板验mipi了 2016.x 我们见到某客户用X公司的MIPI test chip做成的子板，伴随他们的IP一起卖给客户；
   2.3 2016.x 我们见到某客户用X公司的MIPI test chip做成的子板；
   2.4 2014.9我们看到的一个案例是使用Cadence（收购的Cosmic）PHY test chip做FPGA验证；

3. 2017.x 某客户用ldvs代替mipi，不在fpga板验mipi

背景：
1）Ultrascale系列是仅支持MIPI SLVS的接收。Virtex 7系列其IO不支持MIPI。
2）Ultrascale+系列IO支持MIPI收发

1. 信号转换派：
   我们有一块LVDS转MIPI信号的转接板；FPGA可以处理lvds信号， MIPI的PHY core在FPGA里面实现；（上一个成功案例是2018.4看到的）

2. 如果不选1方案，IP供应商一般会提供PHY PHY test chip派：IP供应商一般会提供PHY test chip子板；
   2.1 2018.6我们见到的案例是verisilicon的IP他们提供PHY test chip子板（据说由于FPGA IO速度限制需要降频使用）；
   2.2 2016.x 我们见到某客户用X公司的MIPI test chip做成的子板，伴随他们的IP一起卖给客户；
   2.3 2014.9我们看到的一个案例是使用Cadence（收购的Cosmic）PHY test chip做FPGA验证；

3. 2017.x 不验证派：
   某客户用ldvs代替mipi，不在fpga板验mipi2017.x: 某客户用ldvs代替mipi，不在fpga板验mipi 2017.10: 某客户用 mipi芯片替代，不在fpga板验mipi

背景：
1）Ultrascale系列是仅支持MIPI SLVS的接收。Virtex 7系列其IO不支持MIPI。
2）Ultrascale+系列IO支持MIPI收发

1. 信号转换派：
   我们有一块LVDS转MIPI信号的转接板；FPGA可以处理lvds信号， MIPI的PHY core在FPGA里面实现；（上一个成功案例是2018.4看到的）

2. PHY test chip派：IP供应商一般会提供PHY test chip子板；
   2.1 2018.6我们见到的案例是verisilicon的IP他们提供PHY 2018.6 我们见到的案例是verisilicon的IP他们提供PHY test chip子板（据说由于FPGA IO速度限制需要降频使用）；
   2.2 2018.11 某客户使用phy IP vendor的phy test chip 2.2 2016.x 我们见到某客户用X公司的MIPI 某客户用X公司的MIPI test chip做成的子板，伴随他们的IP一起卖给客户；
   2.3 2014.9我们看到的一个案例是使用Cadence（收购的Cosmic）PHY 2014.9 某案例是使用Cadence（收购的Cosmic）PHY test chip做FPGA验证；

3. 不验证派：
   2017.x: 某客户用ldvs代替mipi，不在fpga板验mipi 某客户用ldvs代替mipi，不在fpga板验mipi
   2017.10: 某客户用 mipi芯片替代，不在fpga板验mipi

背景：
1）Ultrascale系列是仅支持MIPI SLVS的接收。Virtex 7系列其IO不支持MIPI。
2）Ultrascale+系列IO支持MIPI收发

1. 信号转换派：
   我们有一块LVDS转MIPI信号的转接板；FPGA可以处理lvds信号， MIPI的PHY core在FPGA里面实现；（上一个成功案例是2018.4看到的）

2. PHY test chip派：IP供应商一般会提供PHY test chip子板；
   2.1 2018.6 我们见到的案例是verisilicon的IP他们提供PHY test chip子板（据说由于FPGA IO速度限制需要降频使用）；
   2.2 2018.11 某客户使用phy IP vendor的phy test chip 2.2 chip
   2.3 2016.x 某客户用X公司的MIPI test chip做成的子板，伴随他们的IP一起卖给客户；
   2.3 2.4 2014.9 某案例是使用Cadence（收购的Cosmic）PHY test chip做FPGA验证；

3. 不验证派：
   2017.x: 某客户用ldvs代替mipi，不在fpga板验mipi
   2017.10: 某客户用 mipi芯片替代，不在fpga板验mipi

背景：
1）Ultrascale系列是仅支持MIPI SLVS的接收。Virtex 7系列其IO不支持MIPI。
2）Ultrascale+系列IO支持MIPI收发

1. 信号转换派：
   我们有一块LVDS转MIPI信号的转接板；FPGA可以处理lvds信号， MIPI的PHY core在FPGA里面实现；（上一个成功案例是2018.4看到的）

2. PHY test chip派：IP供应商一般会提供PHY test chip子板；
   2.1 2018.6 我们见到的案例是verisilicon的IP他们提供PHY test chip子板（据说由于FPGA IO速度限制需要降频使用）；
   2.2 2018.11 某客户使用phy IP vendor的phy vendor(Mixel)的phy test chip
   2.3 2016.x 某客户用X公司的MIPI test chip做成的子板，伴随他们的IP一起卖给客户；
   2.4 2014.9 某案例是使用Cadence（收购的Cosmic）PHY test chip做FPGA验证；

3. 不验证派：
   2017.x: 某客户用ldvs代替mipi，不在fpga板验mipi
   2017.10: 某客户用 mipi芯片替代，不在fpga板验mipi

背景：
1）Ultrascale系列是仅支持MIPI SLVS的接收。Virtex 7系列其IO不支持MIPI。
2）Ultrascale+系列IO支持MIPI收发